一种SoC芯片在MagmaTalus下的物理实现

摘要

本文介绍了一种SoC芯片架构，及其在0.18um CMOS工艺上以talus为主导EDA工具的物理实现。该芯片包含41个时钟域，4种低功耗工作模式，2个相互隔离的1.8v内部电源域，约有65万个标准单元，94个宏模块，250个pad，合计约900万个逻辑等效门，3600万个晶体管，芯片面积10.5mmx10.5mm。

关键字索引： 约束设计、布局规划、时钟树设计

第一章 芯片结构及物理实现流程介绍

该芯片主要由32位处理器、静态随机存储器、以太网MAC接口、SPI接口、USB1.1 Device接口、USART同异步通信接口、SCI智能卡接口、片外存储器控制器等模块组成。该芯片具备高处理能力、低功耗等特点。其结构框图如图1所示：

图1 SoC芯片的结构框图

我们采用以Magma工具为主，Mentor、Cadence、Synopsys工具为辅的工具套件来完成RTL2GDSII的整个后端流程,如图2所示：

图2 SoC后端实现流程

逻辑实现阶段：用Magma Blast Rtl 来进行逻辑综合，综合完成后利用Mentor DFT进行扫描链的插入。

某算法模块在进行物理综合时，无论采取何种措施（包括优化宏模块位置，添加blockage，加大库单元的outline尺寸等），std cell 部分的Congestion都很严重，如图3所示。而采用Magma Blast Rtl进行逻辑综合，再采用Magma Talus Vortex来进行物理综合时，std cell部分的congestion可以消除。

图3 某算法模块congestion图

物理实现阶段：用Magma Talus Vortex来进行布局规划和电源网络规划、物理综合、时钟树插入及布线工作。

在整个实现过程中，我们采用Magma工具内嵌的静态时序分析引擎和RC参数提取引擎来进行MMMC（Multi-Mode Multi-Corner，多模式多功能角）时序分析，参数提取，信号完整性的分析、避免和修复工作；使用Quartz Rail工具来进行功耗分析，以及包括电子迁移和电压降在内的电源完整性分析。

01 Python 的对象和类

06 Shell 运算符

快速排序